성균관대, 부분적 도핑 공정 활용한 '3진법 소자' 개발

"2진법 소자 한계 극복할 차세대 기술"

[서울=뉴시스] 이동준(왼쪽부터 시계방향으로) 박사, 강주훈 교수, 정명진 연구원, 김지현 연구원(사진=성균관대 제공) *재판매 및 DB 금지

[서울=뉴시스]김광주 인턴 기자 = 성균관대학교(총장 신동렬)는 신소재공학과 강주훈 교수 연구팀(제1저자 김지현 박사과정, 정명진 석사과정 연구원)이 3진법 연산이 가능한 차세대 반도체 소재 및 소자 기술을 개발했다고 23일 밝혔다.

최근 인공지능, 자율 주행, 사물 인터넷 등이 상용화되면서 대규모 정보 처리 기술에 대한 수요가 높아졌다. 이를 빠르게 처리하는 고성능 반도체의 연구 및 개발에도 관심이 쏠리는 가운데, 0과 1 두 가지 숫자로 정보를 처리하는 2진법 기반의 반도체 소자는 단위 면적당 집적도 향상을 위한 물리적 한계에 가까워지고 있는 상황이다.

따라서 짧은 정보처리 시간, 높은 성능, 낮은 소비전력 등의 조건을 만족하기 위한 새로운 패러다임으로 0, 1, 2의 세 가지 숫자, 혹은 그 이상의 숫자로 정보를 처리하는 다진법 소자 구현에 관한 연구가 대안으로 제시됐다.

문제는 기존의 다진법 소자는 일함수가 다른 반도체 물질을 이종 접합해 두 개 이상의 문턱 전압을 형성하는 방식으로 구현했는데, 이는 서로 다른 반도체 물질을 정교하게 접합하는 공정을 거치기 때문에 생산성이 떨어졌다.

이러한 난제를 해결하기 위해 성균관대 연구팀은 용액 공정을 활용해 대면적의 단일 반도체 물질 필름을 형성하고, 다진법 소자를 구현할 수 있는 기술을 개발했다.

특히 차세대 반도체 물질로 주목받는 '이차원 이황화 몰리브덴'에 국소적 화학 처리를 했고, 이를 통해 단일 물질에서 서로 다른 문턱전압을 갖는 영역을 형성했다. 이를 순차적으로 구동해 3진법 정보 처리를 위한 0, 1, 2 상태를 안정적으로 구현한 것이다.

그 결과, 대규모 정보 처리를 위한 다양한 논리 연산 기능이 안정적으로 구동하는 것으로 확인됐다.

강주훈 교수는 "본 기술 구현을 위한 소자 구조는 기존의 반도체 공정상의 큰 변경이나 추가 없이 웨이퍼 단위의 대면적 다진법 소자 구현이 가능하다는 점에서 기초 연구를 넘어 실제 반도체 산업에 적용이 가능할 것으로 기대된다"고 말했다.

성균관대는 연구팀이 이번 성과를 계기로 "향후 이상적인 반도체 소재 조합을 추가로 설계하고 실제 구현을 통해 3진법을 초과하는 다진법 연구에 이번 기술을 확장해 적용할 계획"이라고 밝혔다.

한편 이번 연구는 과학기술정보통신부 신진연구자지원사업 등의 지원을 받아 수행됐으며, 소재 분야 권위지 '나노 레터스'에 지난달 15일 온라인 게재됐다. 향후 표지 논문으로도 정식 출판될 예정이다.


◎공감언론 뉴시스 [email protected]