그로쓰리서치 "AI 반도체 대형화에 PLP 기술 주목"

[서울=뉴시스] 김경택 기자 = 독립 리서치 기업 그로쓰리서치는 반도체 산업 보고서를 발간하고 인공지능(AI) 반도체의 패키지 면적이 빠르게 커지면서 사각형 패널에서 여러 반도체를 동시에 패키징하는 패널 레벨 패키징(PLP)이 차세대 첨단 패키징 기술로 부상하고 있다고 29일 평가했다.

그로스리서치에 따르면 전공정 미세화가 2나노와 1.4나노 수준에 이르며 기술적 난도와 개발 비용이 급증하고 있다. 특히 고대역폭메모리(HBM) 등을 결합하는 AI 가속기는 첨단 패키징 의존도가 높은데, 엔비디아의 경우 300㎜ 웨이퍼 한 장에서 확보할 수 있는 패키지수가 호퍼 30개에서 블랙웰 16개, 루빈 6개로 급감할 것으로 추정돼 기존 방식으로는 생산성과 원가 압박을 감당하기 어려운 상황이다.

또 주요 글로벌 반도체 업체들은 이같은 문제를 해결하기 위해 510×510㎜나 600×600㎜ 크기의 사각형 패널을 활용하는 PLP 공정에 주목하며 내년 및 오는 2028년 이후 양산을 목표로 설비 투자를 구체화하고 있다. 동일한 수율을 가정할 때 600×600㎜ 패널은 기존 대비 패키지당 비용을 약 50% 줄이고 생산량을 약 450%까지 늘릴 수 있다.

한용희 그로쓰리서치 연구원은 "초기 첨단 패키지의 인터포저 면적은 레티클 면적의 1.5배 수준이었으나 최근 5.5배까지 확대됐고, 향후 40배 수준으로 커질 가능성도 거론된다"며 "PLP가 원형 웨이퍼의 면적 손실을 줄이는 '공정 혁신'이라면 유리기판은 대형 패키지의 휨과 미세 배선 문제를 보완하는 '소재 혁신'으로, 두 기술이 시너지를 내며 비슷한 시기에 상용화될 가능성이 크다"고 전망했다.

한 연구원은 "다만 패널 크기가 커질수록 세정과 노광, 검사 등 공정 전반에 높은 정밀도가 요구되며, 미세 배선의 균일도를 유지하기 어렵다는 점은 상용화의 주요 변수"라며 "PLP의 원가 경쟁력은 단순히 패널 크기가 아니라 대형 패널에서의 초기 수율 확보와 공정 시간 단축에 달려있는 만큼, 유리기판과의 안정적인 결합 공정을 구현하는 기업이 시장 주도권을 쥐게 될 것"이라고 덧붙였다.


◎공감언론 뉴시스 [email protected]